

(11)Publication number:

01-245720

(43) Date of publication of application: 29.09.1989

(51)Int.CI.

H04B 1/26

(21)Application number: 63-073557

(71)Applicant: PIONEER ELECTRON CORP

(22)Date of filing:

28.03.1988


(72)Inventor: SUZUKI SHINJI

(54) SYNTHESIZER TUNER

(57)Abstract:

PURPOSE: To reduce the deterioration in the S/N and reception sensitivity due to beat by providing a digital signal processing circuit to a demodulation means obtaining a demodulation signal, devising the frequency ratio between the frequency of an operating cock and that of a reference frequency signal of the digital signal processing circuit to be an integral number ratio and phase-locking the operating clock and the reference frequency signal.

CONSTITUTION: The frequency ratio of the reference frequency signal and the operating clock of the digital circuit 14 is selected to be an integral number ratio and the phase of both the signals is locked. The output of a frequency divider 44a is supplied to a phase comparator 42 of the PLL as the reference frequency signal. An output of a frequency divider 51 is fed to A/D converters 8, 10 as the sampling signal. Moreover, the sampling signal is subject to multiplication of a factor of an integral number and the timing clock phase-locked is



supplied from a multiplier 52 to the digital circuit 14. As a result, since the synthesizer section 40 and the digital circuit section 14 are phase-locked by means of a fundamental clock of a fundamental clock oscillator 50, the production of a beat in both the circuits or a demodulation circuit is largely reduced.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

BEST AVAILABLE COFY

THIS PAGE BLANK (USPTO)

19 日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平1-245720

®Int. Cl. 4

識別記号

庁内整理番号

❸公開 平成1年(1989)9月29日

H 04 B 1/26

R-7189-5K

審査請求 未請求 請求項の数 3 (全6頁)

⑤発明の名称

シンセサイザチユーナ

②特 願 昭63-73557

司

信

20出 願 昭63(1988)3月28日

個発明者 鈴木

東京都大田区大森西 4丁目15番5号 パイオニア株式会社

大森工場内

勿出 願 人 パイオニア株式会社

東京都目黒区目黒1丁目4番1号

四代 理 人 弁理士 藤村 元彦

明知會

1. 発明の名称

シンセサイザチューナ

- 2. 特許請求の範囲
- (1) 基準周波数信号の整数倍の局発周波数信号を設定するシンセサイザ部と、前記局発周波数信号と受信信号とを混合して中間周波数信号を得る周波数配合手段と、前配中間周波数信号を復調して復調信号を得る復期手段とを含むシンセサイザチューナであって、

前記復調手段はアナログ信号をデジタル化してこれを信号処理するデジタル信号処理回路を含み、前記デジタル信号処理回路の動作クロックと前記基準周波数信号との周波数比を整数比とし、かつ前記動作クロックと前記基準周波数信号とを位相同期せしめたことを特徴とするシンセサイザチューナ。

(2) 前記基準周波数信号及び前記動作クロック信号は基本発振器から得られる基本クロック

を分周して得たことを特徴とする請求項11記載の シンセサイザチューナ。

- (3) 前記復調信号は同期信号を含むコンポジット信号であり、前記復調手段は前記コンポジット信号から前記同期信号を分離する同期分離回路を含み、跛分離同期信号、前記基準周波数信号及び前記動作クロック信号相互の周波数比を整数比としかつ前記分離同期信号、前記基準周波数信号及び前記動作クロック信号相互を位相同期せしめたことを特徴とする請求項1記載のシンセサイザチューナ。
- 3. 発明の詳細な説明

技術分野

本発明は、シンセサイザチューナに関する。

背景技術

シンセサイザチューナの復襲回路にデジタル信 号処理回路を用いたものがある。かかるチューナ の例についで第4図を参照しつつ説明する。

第4図はFMシンセサイザチューナの構成を示 しており、アンテナ1に誘起した受信信号は高周

– 2. –

- 1 **-**

彼(以下、RFと称する) 同調増幅回路2に供給 される。RF同隅増幅回路2は、後述する制御電 圧に応じて同調周波数が設定され、該同調周波数 の受信信号を選択的に増幅して混合回路3の一方 入力端に供給する。混合回路3の他方入力端には 後述する位相同抑制御された局部発振器4から局 発信号が供給されている。混合器回路3は両信号 のピート成分を得て、このピート成分から同調回 路等により中間周波数(以下、IFと称する)を 抽出する。このIF信号は、帯域増幅をなすIF 増幅回路5によって増幅されてFM検波回路6に 供給される。FM検波回路6は、クォドラチュア 検波器等の周知FM復調回路であり、上記IF信 号はステレオコンポジット信号(以下、コンポジ ット信号と称する)に復調される。該コンポジッ ト信号はマルチプレックスデコーダ(以下、MP X回路と称する) 7によって左右チャンネル信号 に分離される。左チャンネル信号は、A/D変換 器8によってデジタル信号に変換されてデジタル 信号処理 (以下、DSPと称する) 回路 9 に供給

- 3 **-**

既述局部発振器4の局発信号はプログラマブル分 周器41を介して位相比較器42の一方入力端に も供給される。プログラマブル分周器41の分周 数Nは、図示しないマイグロプロセッサが受信す べき周波数に対応して設定する。例えば25 [K Hz]のN倍が受信すべき周波数に対応する局発 周波数となるようにする。位相比較器42の他方 入力端には、比較基準発振器43の出力が分周器 4.4によって分周されて2.5 [KHz] の基準周 被数信号として供給される。位相比較器42のP WM出力は、チャージポンプ、ローバスフィルタ 等により構成される周波数・低圧(以下、F/V と称する)変換回路45によって制御電圧に変換 されてRF同國回路2及び局部発掘器4に供給さ れる。回路4、41~45は局発周波数を設定周 波数に安定させるPLLを形成し、シンセサイザ 40を構成する。

かかるシンセサイザチューナにおいては、比較 基準発振器12及びクロック発振器43に起因す るピート成分が発生し易い。特に、デジタル回路

される。右チャンネル信号は、A/D変換器10 によってデジタル信号に変換されてDSP回路1 1に供給される。DSP回路9及び11にはクロ ック発振器12からタイミングクロックが供給さ れる。A/D変換器8及び10は上記タイミング クロックを分周器13によって分周して得られる サンプリング信号に同期してサンプリング動作を なす。DSP回路9及び11は、例えば復調チャ ンネル信号に含まれるパイロット信号成分のキャ ンセル、再生信号のディエンァシス、ハイブレン ド等を行なうものである。 DSP回路9及び11 の各出力は、図示しないデジタルアンプによって レベル増幅された後にアナログ信号に変換されて スピーカを駆動する音声出力回路に供給されて音。 声に変換され、あるいは図示しないDATに供給 されて記録される。回路8~11はデジタル信号 処理回路(以下、デジタル回路と称する)14を 構成する。また、上記タイミングクロックと上記 サンプリング信号とを含めてデジタル回路14で 使用されるクロックを動作クロックと称する。

- 4 -

14を動作させるクロック発振器12は方形波を使用するため高調波を多く含み、ピートの原因となりやすい。加えてMPX回路7にいわゆるスイッチング方式やマトリクス方式を採用した場合には、MPX回路7におけるスイッチング信号もピートの発生原因となる。

ビートが発生すると、チューナのS/N、受信 感度等が低下する。これを改善するためには例え ばデジタル回路部を全体的にシールドケースで覆 うことが考えられるが、そうしてもピートの発生 を抑止出来ない場合もあり、また、大幅にコスト アップとなる不具合がある。

発明の概要

よって、本発明の目的はピートによるS / N や 受信感度の低下を抑制し得るシンセサイザチュー ナを提供することである。

上記目的を達成するために本発明のシンセサイザチューナは、基準周波数信号の整数倍の局発周 波数信号を設定するシンセサイザ部と、上記局発 周波数信号と受信信号とを混合して中間周波数信

- 6 -

- 5 -

号を得る周波敗混合手段と、上記中間周波数信号を復期して復調信号を得る復調手段とを含むシンセサイザチューナにおいて、上記復調手段はアナログ信号をデジタル化してこれを信号処理するデジタル信号処理化路を含み、上記デジタル信号処理の路の動作クロックと上記基準周波数信号との自波数比を整数比とし、かつ上記動作クロックと上記基準周波数信号とを位相同期せしめたことを特徴としている。

以下、本発明の実施例について第1図を参照しつつ説明する。第1図に示された回路において第4図に示された回路と対応する部分には同一符号を付し、かかる部分の説明は省略する。

第1図においては、PLLの基準周波数信号及びデジタル回路14の動作クロック相互の周波数比を整数比としかつ両信号を位相同期せしめる構成としており、そのために両信号を基本発振器5 0の出力を分周して得ている。

基本発振器 50の出力は分周器 44 a 及び 51

. - 7 -

るような分周器51と44bとの級列接続に置換することが出来る。この場合は、分周器51の分周数は72、分周器44bの分周数は4に設定される。こうすると分周器44bの分周数を小とすることのできる利点がある。

こうして、基準周波数信号と動作クロックとは 位相同期する。既述局発信号は、上記基準周波数信号は、上記基準周波数信号は、上記基準周波数信号に立てののでは、一方、デジタル回路部はサンプリング信号周波数あるいはそのn(整数) 倍のタイミングクロック周波数で動作する。その 結果、シンセサイザ部40とデジタル回路部14 は共に基本発援器50の基本クロックを介して位 相同期しているので、両回路あるいは復期回路に おけるピートの発生は大きく減少する。

第2図に示されたシンセサイザチューナは本党 明の他の実施例であり、基準周波数信号、動作クロック及びMPX回路7のスイッチング信号相互 間のピート成分に起因するS/N、受信感度の低 下等を抑制せんとしている。

- 9 -

によって分周される。分周器44aの出力は基準 開放数信号として既述PLLの位相比較器42に 供給される。分周器51の出力はサンプリング信号としてA/D変換器8及10に供給される。位 同期したタイミングクロックを独合になる。位 で得てデジタル回路14に供給している。なおしま で用てデジタル回路14に供給している。なおしま た皿にそれを分周したものをA/D変換器によって た皿にそれを分周したものをA/D変換器による。 でもよい。他の構成は従来回路と同様である。

なお、分周器44a及び51は第3図に示され

- 8 -

第2図に示された回路において第1図に示され た回路と対応する部分には同一符号を付しており、 かかる部分の説明は省略する。

第2図においてFM検波回路6からコンポジッ・ ト信号がPLL回路60に供給される。PLL回 路60は、例えばパンドパスフィルタと、該コン ポジット信号のサプキャリア周波数である38 [KHz] で安定に発振するPLL回路とによっ て構成さる。該バンドパスフィルタによってコン ポジット信号から19 [KHz] のパイロット信 号を抽出し、このパイロット信号に位相同期した 38 [KHz] のスイッチング信号を上記PLL 回路により得る。この38 [KHz] のスイッチ ング信号は例えば二重平衡型差動スイッチング回 路によって構成されるスイッチング方式あるいは マトリクス方式のMPX回路7及び位相比較器6 1の一方入力端に供給される。なお、PLL回路 6 O はM P X 回路 7 に含まれる 3 8 【K H z 】抽 出回路を用いることも可能である。位相比較器 6 1の他方入力端には茲準発展器としての可変思治

- 10 -

数発振器62からの基本クロックが分周器63を介して供給される。位相比較器61の比較出力はF/V変換回路64により制御電圧に変換されて可変周波数発振器62に供給される。回路61~64はPLLを構成する。可変周波数発振器62の出力は分周器44c及び51aにも供給される。分周器44cの出力はシンセサイザ部40の基準周波数信号となり、分周器51aの出力はデジタル回路14の動作クロック信号となる。他の構成は第1図に示された構成と同様である。

上述の構成において、可変周波数発振器62の周波数を38 [KHz] の整数倍として、可変網波数発振器62の出力信号を既述スイッチング信号に位相同期せしめる。回路設定内容の一例を示せば、シンセサイザ部の基準周波数信号の周波数を25 [KHz]、デジタル回路14のサンプリング周波数を950 [KHz] に設定したときには、可変周波数発振器62の周波数を8.55 [MHz] に、分周器44c、51a及び63の分周数を失々342、9及び225に設定する。

- 11 -

数に最大で12.5 [KHz] の周波数変動をもたらす可能性がある。

しかしながら、サブキャリア周波数は放送局に おいて規定値に精確に維持されており、実用上特 に問題とはならない。

こうして、シンセサイザ部40、デジタル回路 14及びMPX回路7は、夫々基本クロック信号 を介して互いに位相同期しているスイッチング信 号、基準周波数信号及び動作クロックに基づいて 動作するので、各部回路間におけるピートの発生 は大きく減少する。

なお、実施例ではMPX回路7の後段からデジタル回路化しているが、動作クロック周波数を高くすることにより例えば混合回路3の後段から回路をデジタル化することが可能である。

また、実施例では基本クロック信号を分周して 各部に分配する簡易な構成により互いに位相同期 した各部のクロック信号を得ているが、逆に、各 部のクロック信号を例えばPLL回路を用いて強 制的に基本クロック信号に同期させるようにして

- 13 -

なお、デジタル回路 1 4 のタイミングクロックは・サンプリング信号周 波数の整数倍でかつサンプリング信号に位相同期している。

こうして、スイッチング信号、基準周波数信号 及び動作クロックは互いに位相同期するように制 御される。

ところで、第2図に示された構成では38【KHz】のスイッチング信号の周波数が変動すると1Fも変化する。送信側におけるコンポジット信号の38【KHz】のサブキャリアには、放送規格によって±4【Hz】の変動が許容されている。例えば、IFが10.7【MHz】、受信周波数が108【MHz】、基準周波数信号が25【KHz】、分周器44c及び63の分周数を夫々342及び225とすると、既述サブキャリアの許容変動による局発周波数の変動は以下のように計算される。

4×225×(1/342)×((108+1 0.7)×10¹)/25=12.5 [KHz] すなわち、既述サブキャリアの変動は局発周波

- 12 -

も同様の効果が得られる。

実施例では本発明をFMシンセサイザチューナ に適用した場合について説明しているが、AMシ ンセサイザチューナやテレビ音声チューナにも適 用可能であり、映像系を含むテレビチューナやB Sチューナにも適用することも可能である。

発明の効果

以上説明してように本発明のシンセサイザチューナにおいては、チューナのシンセサイザ部、デジタル回路部、MPX回路等の各部回路に供給される周波数信号やクロックを相互の周波数比が整数比となるようにしかつ該信号同士を位相同期させる構成としているので、シンセサイザチューナにおけるピート発生要因が減少し、チューナのS/N、受信感度が向上して好ましい。

4. 図面の簡単な説明

第1図は、本発明の実施例を示すプロック回路 図、第2図及び第3図は、本発明の他の実施例を 示すプロック回路図、第4図は、従来例を示すプロック回路図である。

- 14 -

主要部分の符号の説明

7 ····· M P X 回路

14……デジタル回路部

40……シンセサイザ部

44a~44c、51、51a、63

……分周器

50……基本発振器

62……可変周波数発振器

出願人 パイオニア株式会社 代理人 弁理士 藤村元彦

- 15 -

